北京大学神经动力学芯片突破：存内计算将如何重塑AI硬件格局

比NVIDIA A100快478倍：北大芯片团队在Science上改写了AI硬件规则

2026年7月，北京大学集成电路学院杨玉超教授团队联合中国科学院上海微系统与信息技术研究所，在国际顶级期刊《科学》（Science）上发表了一项震动全球AI硬件界的研究成果。他们研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片，首次将神经动力学系统的单步运算时延压缩至2.12毫秒。在脑皮层表面重建任务中，这颗芯片的速度较NVIDIA A100 GPU提升了50.38到478.18倍。

这篇论文的DOI为10.1126/science.aee6277，标题为”A sub-10-millisecond neural dynamical system based on phase change memristors”。《科学》杂志同期发表专题观点评述文章（Perspective），高度评价该工作”代表了一种物理驱动计算的理念转变”。

在AI算力需求以指数级增长的今天，传统冯·诺依曼架构正面临前所未有的瓶颈。Bitaigpt在跟踪全球AI硬件前沿动态时发现，这颗芯片背后的技术路线，可能成为后摩尔时代计算架构的重要分水岭。

为什么说这是半个世纪以来最关键的突破？

神经动力学系统（Neural Dynamical Systems）是AI领域一个非常重要但长期被忽视的分支。它将神经网络的表达能力与微分方程的连续演化机制结合在一起，能够从带噪声、不完整的数据中恢复平滑、拓扑一致的三维结构。这种能力在物理世界建模、计算成像、脑科学等领域有着广泛应用。

但过去半个世纪，这类系统始终面临一个核心矛盾：模型精度越高，计算量越大，想做到实时运行极其困难。在传统冯·诺依曼架构中，存储与计算分离，神经动力学系统的中间变量需要在处理器和存储器之间频繁搬运。这种”存储墙”问题进一步放大了延迟和能耗。

杨玉超团队从忆阻器器件物理出发，找到了一条全新的解决路径。他们不是把传统数字电路做得更快，而是换了一条根本不同的路，利用相变存储器本身的物理特性来完成计算。

“可控存内计算”：用物理规律替代数字电路

相变存储器（Phase-Change Memory）具有连续电导演化和多级电导调控能力。它的电导状态不仅可以被精细编程，而且能在特定时间窗口内呈现可预测、可映射、可调控的动态变化。

杨玉超团队抓住了这一物理特性，将其与神经动力学系统中的自适应积分过程建立对应关系。具体来说，他们提出了细粒度可控电导演化机制，将有效积分步长直接编码为相变存储器的电导状态，并利用器件自身物理演化完成自适应步长搜索。

这意味着什么？过去需要数字电路反复计算、比较和判断的步长选择过程，现在被转化为阵列中的原位物理计算过程。数字电路需要做的读写、乘法运算、缓存访问和数据搬运等高开销操作，被大幅削减。

与此同时，团队利用相变存储器的多级电导调控能力，构建高密度存内计算阵列，将内嵌神经网络的权重存储和矩阵运算统一映射到器件阵列中。通过多电导态的精准写入校验机制，实现稳定、可控的多级权重存储，并在阵列内部直接完成神经网络推理。

自适应步长搜索和神经网络矩阵运算这两类原本依赖复杂数字电路的核心计算过程，被统一集成到相变忆阻器物理系统中，形成了从器件、算法到架构协同设计的“可控存内计算”新范式。

芯片关键参数一览

这颗芯片采用40纳米工艺制造，以下是核心性能指标：

• 核心面积：存内计算与步长漂移阵列总面积仅0.28平方毫米
• 运行频率：50 MHz
• 单步积分：仅需9级流水
• 单次迭代时延：2.12毫秒
• 外围电路：编程脉冲生成电路、模数转换器等

在执行相同神经动力学运算时，该系统较当前最先进的专用加速器（ASIC）实现了3.82到36.27倍的速度提升，以及11.75到24.73倍的功耗降低。这个功耗数字尤其值得关注，因为对于脑机接口和可穿戴医疗设备来说，能耗约束往往比性能更为苛刻。

通肯智能（TOKEN 导航）此前在分析存内计算赛道时曾指出，这类基于物理特性的计算范式，最大的价值不在于跟GPU正面竞争通用算力，而在于在特定任务上以极低的能耗完成实时计算。北大的这颗芯片完美印证了这个判断。

脑皮层实时重建：从离线到毫秒级

论文中最具说服力的实验，是将这颗芯片用于大脑白质与灰质皮层表面的实时重建以及三维流形网格生成。结果显示，该系统能够生成平滑、闭合、拓扑一致的脑皮层表面，准确刻画复杂皮层褶皱结构，并有效抑制传统神经网络方法中常见的自相交（Self Intersection）和非流形伪影。

在对称表面平均距离（Average Symmetric Surface Distance）和豪斯多夫距离（Hausdorff Distance）等指标上，该系统均显示出优势，满足高保真脑结构建模要求。

而这一切是在2.12毫秒的单次迭代时延下完成的。此前，类似的神经动力学建模任务需要在GPU上离线运行，处理时间从数秒到数分钟不等。从离线到实时，这不仅是速度的变化，更是应用场景的质变。

对脑机接口意味着什么？

未来的脑机接口系统不仅需要读取神经信号，更需要实时理解大脑状态、预测神经动力学演化，并根据反馈进行闭环调控。目前的脑机接口技术大多停留在”读取信号、解码意图”的阶段，距离真正的”理解大脑”还有很大差距。

高保真脑建模以毫秒级速度运行，有望为脑机接口提供个体化、动态化、可解释的脑状态模型。这意味着脑机系统将从简单的信号识别，走向实时脑状态建模与智能交互。

对于阿尔茨海默症、帕金森病等神经退行性疾病而言，脑结构和脑功能的细微变化具有重要的临床价值。该技术在低功耗硬件上快速完成高保真脑建模，为脑疾病早筛、病程监测和个性化干预提供了新的技术路径。

对AI硬件格局的深远影响

从更宏观的视角来看，这项突破的意义远不止于脑建模本身。它证明了一个重要命题：计算架构的突破不只源于制程工艺的精进，也可能来自对物理规律的重新利用。

传统AI硬件的发展路线是追求更先进的制程、更大的算力、更高的带宽。但这条路线正面临物理极限和经济成本的双重约束。北大团队提出的”可控存内计算”范式，开辟了一条完全不同的路径：利用器件本身的物理演化来替代数字计算。

这种思路的潜在影响范围远超相变存储器和神经动力学系统。如果类似的”物理驱动计算”范式能够推广到其他计算任务，比如推理、优化、搜索等，那么AI硬件的发展可能会迎来一个全新的范式转换期。

后续挑战与产业化前景

当然，从实验室原型到产业化应用，还有很长的路要走。当前这颗芯片的运行频率仅为50 MHz，核心面积0.28平方毫米，主要验证的是概念可行性。要在实际产品中使用，还需要解决以下问题：

• 规模扩展：当前芯片的计算阵列规模有限，能否扩展到更大规模并保持精度和速度，是一个关键挑战
• 良率与成本：40纳米工艺已经相对成熟，但相变忆阻器的集成良率和成本控制仍需验证
• 生态构建：需要建立相应的EDA工具链、编程模型和软件生态，才能让开发者真正使用这类芯片
• 与其他技术融合：如何与现有GPU、ASIC等硬件协同工作，构建异构计算系统

但无论如何，这颗芯片已经证明了一件事：在后摩尔时代，存内计算不是空想，而是正在发生的现实。相关工作已入选”面向2030北京大学重大培育项目”，说明学术界和政策制定者都看到了这条路线的长期价值。

中国在AI硬件领域的战略位置

值得注意的是，这项研究是在40纳米工艺上实现的。在当前国际技术环境下，这恰恰是中国半导体产业最具优势的成熟制程节点之一。如果存内计算范式能够走通产业化路径，中国有可能在这条新赛道上建立起独特的竞争优势。

正如Bitaigpt此前分析的，AI硬件竞争的终局不一定是”谁的制程更先进”，而可能是”谁能更高效地利用物理规律完成特定计算任务”。从这个角度来看，北大的这项突破为中国AI硬件产业提供了一种全新的战略想象空间。

对于关注AI硬件和芯片技术的读者，我们建议持续跟踪这一领域的后续进展。这不仅仅是一篇Science论文的故事，更可能是一个新计算时代的开端。